JavaScript is currently disabled.Please enable it for a better experience of Jumi.

Suunnittelujen monimutkaistuminen ja viivanlevyksien kutistuminen on johtanut siihen, että suunnittelujen DRC-tarkistus eli suunnittelusääntöjen toteutumisen varmistaminen vie yhä enemmän aikaa. EDA-talo Cadence Design Systems helpottaa ongelmaa uudella suunnittelusääntöjen Pegasus-työkalullaan.

Suunnittelusääntöjen määrä on karkeasti ottaen kaksinkertaistunut jokaisen uuden prosessisukupolven myötä. Yhtiön mukaan tilanne oli kutakuinkin hallinnassa vielä 28 nanometrissä, mutta sen jälkeen DRC-tarkistus (Deisgn Rule Checking) on vienyt aikaa jopa neljä päivää (yli 100 tuntia) jokaista iteraatiokertaa kohti.

Pegasus mullistaa DRC-tarkistuksen massiivisella rinnakkaisuudella. Järjestelmä tukee tarkistuksen siirtämistä jopa 960 prosessorille. Aiemminkin näin on pienemmässä mittakaavassa voitu tehdä, mutta tällöin suorituskyky ei ole kasvanut prosessorien määrän kasvattamisella lineaarisesti. Pegasuksessa teho kasvaa käytännösäs lineaarisesti.

Käytännössä tämä tarkoittaa, että päiviä vievä DRC-tarkistus puristuu nyt tunteihin. Suunnittelun tarkistuksen voi jättää ajamaan palvelinfarmiinsa yön yli ja aamulla se on valmis analyysiä varten.

Pegasus kutistaa erityisesti tape out -tarkistukseen kuluvaa aikaa. Isoista suunnitteluista tarkistaa ensin suunnittelusäännöt lohkotasolla. Sen jälkeen siirrytään tarkistamaan DRC-aliosuuksia (jännite, valotuskuviointi, jne.), joissa jokaisessa aikaa säästyy merkittävästi. Käytännössä suunnittelua voidaan tarkistaa PCS-työkaluun verrattuna jopa 12-kertaisesti nopeammin.

Pegasus integroituu suoraan Cadencen Virtuoso- ja Innovus-alustoihin. Laskentaa voidaan skaalata myös kaupallisille pilvipalveluille tai yrityksen omaan palvelinhuoneeseen.

 
 

Tämä on seuraava askel piiritekniikassa: eFPGA

On selvää, että puolijohdealalla keskitytään vihdoin kasvavaan valikoimaan teknologioita, jotka prosessigeometrian kutistamisen sijaan katsovat uusia järjestelmäarkkitehtuureita ja käytettävissä olevan piin parempaa käyttöä uusien piiri- laite- ja kotelointisuunnittelun konseptien kautta. Kun astumme uudelle aikakaudelle, seuraava looginen askel näyttää olevan FPGA-piirin ja prosessorin eli CPU:n yhdistäminen: sulautettu FPGA.

Lue lisää...

CMOS-anturi valtaa konenäön

Vaikka CCD-kuvakennot saattavat edelleen olla välttämättömiä joissakin erikoissovelluksissa, CMOS-pohjaiset kuva-anturit valtaavat konenäkösovelluksia kiihtyvään tahtiin. Ne tuovat teollisuuden kuvannusjärjestelmiin uuden luokan suorituskykyä ja toiminnallisuutta.

Lue lisää...
 
 

ny template