MIPS on takavuosien iso nimi RISC-prosessoreissa ja nyt yhtiö siirtyy vauhdilla avoimeen Berkeleyn yliopistossa kehitettyyn RISC-V-arkkitehtuuriin. Yhtiö kehittää erittäin suorituskykyisiä prosessoreja, mikä vaatii paljon myös niiden verifioinnilta eli toiminnallisuuden varmentamiselta.
MIPS kertoo nyt, että se on valinnut Imperas Softwaren työkalut omien RISC-V-suunnittelujensa verifiointiin. Imperasin työkalut tukevat menetelmiä, joilla siirrytään saumattomasti ongelmien havaitsemisen ja virheenkorjauksen välillä yhtenäisessä testipenkkiympäristössä, joka on yhteensopiva johtavien SystemVerilog-pohjaisten EDA -työkalujen kanssa.
Imperas-työkalut sisältävät alkuperäisen tuen avoimen standardin RVVI:lle (RISC-V Verification Interface), joten kehittäjät voivat liittää uuden prosessoritoteutuksen testipenkkiin ja hyödyntää kasvavaa IP-varmennusekosysteemiä. Imperas on myös julkaissut joukon SystemVerilogin toiminnallisia kattavuuskirjastoja, jotka auttavat kehittäjiä saavuttamaan kattavan RISC-V-suorittimen varmennussuunnitelman kattavuustavoitteet.
Missä MIPS sitten käyttää Imperasin työkaluja? Hyvä esimerkiksi on uusi eVocore P8700 -moniydinprosessori, joka skaalautuu 64 klusteriin, 512 ytimeen ja 1024 säikeeseen. Lisäksi eVocore I8500 yhdistää moniydinprosessoinnin kolmiportaiseen liukuhihnaan. Lyhyesti ilmaistuna RISC-V näyttää MIPS:n käsissä taipuvan haastamaan tosissaan niin x86- kuin Arm-toteutukset vaativimmissakin sovelluksissa.
Lisätietoja Imperasin RISC-V-kehitystyökaluista löytyy täältä.