Puolijohdetekniikka on vuosikymmenten ajan kehittynyt Intelin perustajan Gordon Mooren muotoileman lain mukaan. Sen mukaan samalle sirualalle saadaan ahdettua puolitoistakertainen määrä transistoreja 18 kuukauden välien. Nyt tämä laki on hidastumassa.
Näin väittää artikkelissaan MonolithIC 3D:n perustaja Zvi Or-Bach. Hänen taustansa on ASIC-piirejä kehittäneissä eASICissa ja Chip Expressissä.
Or-Bachin mukaan vain muutama suurivolyyminen, suurta suorituskykyä vaativa piiri voi oikeuttaa 20 nanometrin prosessin käytön. Intelin PC-prosessorit ovat tietysti tällaisia, mutta muuten valikoima on aika suppea.
Ensinnäkin uusien prosessien vaatimat kustannukset ovat kasvamassa nopeammin kuin Mooren käyrät antaisivat myöten. 16 nanometrin sirutehtaan rakentaminen voi maksaa jopa yhdeksän miljardia dollaria. 10 nanometrin - jota Intel muuten jo testaa labroissaan - tehtaassa hintalappu on jopa yli 12 miljardia dollaria.
Erään toisen arvion mukaan 32 nanometrin suunnittelu maksaa tarkalleen sata miljoonaa dollaria. Piirejä pitää myydä aika lailla, että tuo kustannus ylipäätään katetaan, ja voittoakin firmojen pitäisi tehdä. 16 nanometrissä yhden suunnittelun kustannus lähentelee 250 miljoonaa dollaria ja 10 nanometrissä mennään jo yli 400 miljoonan dollarin rajan.
Or-Bachin päätelmä on, että Mooren laki on selvästi hidastumassa. Itse asiassa viimeinen viivanleveys, jossa laki oli vielä voimassa, oli 28 nanometriä. Ja pitää muistaa, että suurin osa suunnitteluista viedään edelleen piille paljon suuremilla viivanleveyksillä. Eniten suunnitteluja tehdään 0,13 mikroniin ja nopeimmin kasvaa 65 nanometrin suunnittelujen määrä.