Avoimeen RISC-V-arkkitehtuuriin perustuvien suunnittelujen määrä kasvaa tällä hetkellä eksponentiaalisella nopeudella. Myös piirien suunnittelun työkalujen määrä laajenee koko ajan. Imperas Software on julkistanut ensimmäisen avoimen lähdekoodin kirjaston, jolla SystemVerilog-pohjaisten suunnittelujen kattavuus voidaan varmentaa.
Ensimmäinen kirjasto on julkistettu RV32IMC-käskykannalle, mutta työn alla ovat myös kirjastot muille kuten RV64-käskyille. Kirjastot julkistetaan osabna Imperasin riscvOVPsimPlus-pakettia, joka sisältää vapaan käytön sallivan lisenssin. Se kattaa ilmaisen kaupallisen ja akateemisen käytön.
EDA-alueella verifiointitiimit käyttävät kattavuusanalyysiä (coverage analysis) keskeisenä mittarina suunnittelun verifioinnin eli toiminnallisen varmistamisen toteutukseen. Monimutkaisessa suunnittelussa, kuten RISC-V-prosessorissa, käskykanta-arkkitehtuuri tarjoaa perusohjeet käskytason toiminnalle.
SystemVerilog-pohjaisen toiminnallisen kattavuuden kirjaston kehittäminen edellyttää sekä varmennusprosessin ymmärtämistä että verifiointi-insinöörien vaatimusten huomioonottamista. Imperas oli aiemmin kehittänyt näitä kirjastoja ajan myötä tukemaan useita asiakasprojekteja ja kaupallisten työkalujen, kuten ImperasDV:n, käyttäjiä. RISC-V:n käyttöönoton nopean kasvun myötä tarve laadukkaalle verifiointi-IP:lle on kuitenkin kasvanut nopeasti.
Nykyään SystemVerilog ja UVM ovat luotetuimpia standardeja SoC- ja IP-verifioinnissa. IEEE ja Accellera hyväksyivät SystemVerilogin standardiksi. Kieli pohjaa Superlogiin, jonka alun perin kehitti Co-Design Automation ja johon kuuluivat Imperasin perustaja ja toimitusjohtaja Simon Davidmann, Peter Flake ja Phil Moorby.
