
- Puolijohdeteollisuus tarvitsee uuden kehityspolun, sanoi Huawein hallituksen jäsen ja puolijohdeliiketoimintaa johtava He Tingbo ISCAS 2026 -konferenssin keynote-puheessaan Shanghaissa. Huawein mukaan sirujen suorituskykyä ei enää ratkaise yksittäisen transistorin nopeus tai pelkkä nanometrien kutistaminen, vaan koko järjestelmän viiveiden minimointi.
Huawei esitteli tapahtumassa uuden niin sanotun τ-skaalauslain (Tau Scaling Law), jonka tarkoitus on korvata Mooren lain aikakausi uudella optimointimallilla. Yhtiön mukaan puolijohteiden kehitystä ei pitäisi enää ohjata ensisijaisesti transistorien geometrisella pienentämisellä, vaan signaalin etenemisajan eli aikavakion lyhentämisellä koko järjestelmässä.
Ajatus pohjautuu tuttuun RC-viiveeseen: mitä suurempi johdotuksen resistanssi ja kapasitanssi ovat, sitä hitaammin signaali etenee sirulla. Modernien AI-suorittimien ongelma ei Huawein mukaan enää ole transistorien määrä, vaan datan liikuttelu muistien, laskentayksiköiden ja väylien välillä.
Keskeinen osa Huawein uutta strategiaa on LogicFolding-arkkitehtuuri, jonka tarkoitus on lyhentää kriittisiä signaalipolkuja ja pienentää johdotuksen aiheuttamia viiveitä. Käytännössä Huawei yrittää optimoida samanaikaisesti transistorit, piirirakenteet, siruarkkitehtuurin ja järjestelmätason väylät.
Yhtiön mukaan syksyllä 2026 julkaistavat Kirin-piirit ovat ensimmäiset kaupalliset suorittimet, joissa LogicFolding-arkkitehtuuria käytetään. Huawei arvioi lisäksi, että vuoteen 2031 mennessä sen τ-skaalauslakiin perustuvat huippupiirit saavuttavat transistoritiheyden, joka vastaa 1,4 nanometrin prosessia.
Väite on merkittävä myös geopoliittisesti. Yhdysvaltain vientirajoitukset ovat estäneet Huaweita saamasta käyttöönsä länsimaiden edistyneimpiä valmistusprosesseja ja EUV-litografiaa. τ-skaalauslain voi nähdä myös yrityksenä löytää vaihtoehtoinen reitti suorituskyvyn kasvattamiseen ilman kaikkein uusimpia prosessisolmuja.













