Suomalainen Flow Computing kohahdutti viime kesänä väittämällä, että sen rinnakkaisen laskennan PPU-arkkitehtuuri parantaa kaikkien nykyaikaisten prosessorien suorituskykyä merkittävästi. Nyt Flow on liittynyt RISC-V Internationaliin ja lupaa 100-kertaisen tehonlisäyksen jopa kaikissa nykyisissä RISC-V-suunnitteluissa.
RISC-V on näin ensimmäinen Flow Computingin PPU-tekniikan virallisesti tukemana CPU-arkkitehtuuri. Yhtiön mukaan PPU-parannetut RISC-V-suunnittelut ovat täysin yhteensopivia kaikkien olemassa olevien RISC-V-suoritinarkkitehtuurin ohjelmistosovellusten kanssa.
Flown IP voidaan helposti integroida mihin tahansa suorittimen suunnitteluarkkitehtuuriin, käskysarjaan tai prosessigeometriaan. Mitä enemmän PPU-ytimiä integroitu prosessorisirulle, , sitä suurempi suorituskyvyn lisäys myöhemmin saavutetaan. PPU-yksiköt voidaan optimoida CPU-markkinoiden eri tasoille ja käyttötapauksille - mobiililaitteisiin, PC-tietokoneisiin ja supertietokoneisiin.
PPU-arkkktehtuuri ei parannan vain laitteen isäntäprosessorin suorituskykyä, vaan Flow'n tekniikka täydentää myös laitteen emolevyä ja oheiskortteja. Tämän tuloksena kaikki muut liitetyt yksiköt (kuten matriisiyksiköt, vektoriyksiköt, NPU:t ja GPU:t) hyötyvät kokonaisvaltaisesti PPU:lla trimmatusta prosessorista.
PPU-arkkitehtuurin isä on Martti Forsell. Rinnakkaislaskennan tutkimus alkoi Joensuun yliopistossa jo 1990-luvun alkupuolella. Aika varhain havaittiin, ettei tehokas rinnakkaislaskenta ole mahdollista ilman merkittäviä arkkitehtonisia muutoksia nykyisiin koneisiin.
- Ryhdyin kehittämään tätä varten uudenlaisia prosessoriarkkitehtuureja rinnakkais- ja peräkkäislaskentaan. VTT:llä 2000-luvun alussa näytin toteen, että optimaalinen arkkitehtuuri rinnakkaislaskentaa varten on oleellisesti erilainen kuin optimaalinen arkkitehtuuri peräkkäislaskentaa varten. Kehitimme tähän sopivan laskennan mallin, metodologian, kaksiosaisen arkkitehtuurin ja erityistekniikat, Forselle kertoi ETN:lle viime kesänä.
Yhtiö o luvannut paljastaa tekniikkansa salat kokonaan vuoden loppuun mennessä. Joitakin tietoja se toki on jo kertonut. Esimerkiksi 64 PPU-ytimen toteutus 3 nanometrin prosessissa veisi piillä tilaa 21,7 neliömilliä. 256-ytiminen lisäprosessori olisi piialaltaan 103,8 neliömilliä eli noin sentin kanttiinsa.
Koko kasvaisi prosessoripiireillä marginaalisesti. Sen sijaan suorituskykylukemat ovat merkittäviä. 64 ytimen PPU-yksikkö nopeuttaisi rinnakkaislaskennan 38-107-kertaiseksi. 256 ytimellä rinnakkaislaskennan suorituskyky parantuis jopa 148-421-kertaiseksi.
Moni uusi sähköauton omistaja kokee toimintasädeahdistusta. Tätä ongelmaa autonvalmistajat voivat helpottaa siirtymällä piipohjaista IGBT-piireissä piikarbidiopohjaisiin siruihin. auton vetoinvertterissä.
Englantilainen Pickering Interfaces esitteli Electronica-messuilla uuden sukupolven yksipaikkaisen sulautetun PXIe-ohjaimensa mallimerkinnältään 43-920-002. Uutuus on markkinoiden kompaktein ja tehokkain 3U-ohjain PXI Express -alustalle.
