Murata on esitellyt maailman ensimmäisen 15 nF:n ja 1,25 kilovoltin jännitekestolla varustetun C0G-tyypin monikerroskeramiikkakondensaattorin (MLCC), joka on pakattu poikkeuksellisen pieneen 1210-kokoluokkaan (3,2 × 2,5 mm). Uutuus vastaa suoraan SiC-MOSFET-tekniikan kasvavaan tarpeeseen, jossa korkeajännitteiset ja erittäin vähän häviävät komponentit ovat välttämättömiä resonanssi- ja snubber-piireissä.
SiC-transistorit toimivat yhä useammin 1,2 kilovoltin tasolla ja kytkeytyvät huomattavasti nopeammin kuin perinteiset piipohjaiset MOSFETit. Tämä asettaa kondensaattoreille vaatimuksia, joita suuret foliokondensaattorit tai perinteiset MLCC-komponentit eivät enää täytä: kapasitanssin täytyy pysyä vakaana lämpötilan ja jännitteenvaihteluiden yli, häviöiden on oltava erittäin pieniä ja fyysisen koon mahdollisimman pieni.
Muratan uusi C0G-MLCC täyttää nämä ehdot ensimmäistä kertaa näin pienessä kotelossa. Yrityksen oman keraami- ja elektrodimateriaaliteknologian sekä tarkan kerrosrakenteen ansiosta 1,25 kV:n nimellisjännite ja 15 nF:n kapasitanssi voidaan nyt tarjota kompaktissa muodossa. C0G-dielektriitti takaa lisäksi täysin vakaat ominaisuudet –55…+125 °C lämpötilassa ilman tyypillistä X7R/X5R-tyyppistä kapasitanssin droop-ilmiötä.
Uutuus on suunnattu erityisesti sähköautojen OBC-latausjärjestelmiin, teholähteiden resonanssipiireihin ja nopeisiin snubber-ratkaisuihin, joissa komponenttitiheys ja luotettavuus ovat kriittisiä. Kapasitanssivalikoima ulottuu 4,7 nF:stä 15 nF:iin toleransseilla ±1…±5 %.
Murata aikoo jatkaa samankaltaisten MLCC-komponenttien jännitekeston ja kapasitanssitiheyden kasvattamista sekä valmistuksen ympäristöjalanjäljen pienentämistä. Uutuus osoittaa, miten pitkälle keraamiteknologia on edennyt SiC-pohjaisten suurtehosovellusten vaatimuksia kohti.
Kun suurteholaskennan (HPC) työkuormat monimutkaistuvat, generatiivinen tekoäly sulautuu yhä tiiviimmin moderneihin järjestelmiin ja lisää kehittyneiden muistiratkaisujen tarvetta. Vastatakseen näihin muuttuviin vaatimuksiin ala kehittää uuden sukupolven muistiarkkitehtuureja, jotka maksimoivat kaistanleveyden, minimoivat latenssin ja parantavat energiatehokkuutta.
