IBM sanoo kehittäneensä maailman ensimmäisen alle yhden nanometrin piiriteknologian. Kyse ei ole pelkästä viivaleveyden pienentämisestä, vaan uudesta nanostack-arkkitehtuurista, jossa nanosheet-transistoreita pinotaan kolmiulotteisesti päällekkäin.
Yhtiön mukaan 0,7 nanometrin eli 7 ångströmin teknologia voisi tuoda jopa 50 prosenttia lisää suorituskykyä tai 70 prosenttia paremman energiatehokkuuden verrattuna IBM:n aiempaan 2 nanometrin teknologiaan.
Puolijohdeteollisuus on lähestynyt jo pitkään perinteisen transistoriskaalauksen fyysisiä rajoja. IBM:n vastaus tähän on siirtää kehitystä yhä selvemmin kolmanteen ulottuvuuteen. Uudessa nanostack-rakenteessa transistorit pinotaan ja porrastetaan pystysuunnassa niin, että samalle piipinta-alalle saadaan enemmän logiikkaa.
IBM:n mukaan uusi teknologia mahdollistaa lähes 100 miljardin transistorin sijoittamisen kynnen kokoiselle piirille. Tiheys olisi lähes kaksinkertainen verrattuna IBM:n vuonna 2021 esittelemään 2 nanometrin piiriteknologiaan.
Nanostack perustuu IBM:n aiemmin kehittämään nanosheet-transistoritekniikkaan, mutta vie sen pidemmälle. Rakenteessa voidaan käyttää eri materiaalikombinaatioita eri pinotuissa kerroksissa, jolloin transistorien suorituskykyä ja virrankulutusta voidaan optimoida kerroskohtaisesti. Tämä on olennainen muutos, sillä seuraavat teho- ja energiatehokkuushyödyt eivät enää synny vain kutistamalla rakenteita kaksiulotteisesti.
IBM kertoo validoineensa teknologiaa CMOS-integraatiossa muun muassa erittäin ohuen dielektrisen liitoksen, kaksikanavaisen transistorisuunnittelun ja toimivan CMOS-logiikkaportin avulla. Yhtiön mukaan nämä osoittavat, että nanostack-rakenne voidaan valmistaa fyysisesti ja että se kykenee suorittamaan todellista laskentaa.
Tärkeä osa lupausta liittyy myös muistiin. IBM:n VLSI 2026 -konferenssissa esittelemien tulosten mukaan nanostack-arkkitehtuuri mahdollistaa 40 prosentin skaalauksen SRAM-muistissa. Tämä on merkittävää erityisesti tekoälykiihdyttimissä, joissa laskentayksiköiden lisäksi rajoittavaksi tekijäksi nousevat yhä useammin muistin kaistanleveys, tiheys ja energiankulutus.
IBM korostaa, että 0,7 nanometriä on solmunimi eikä transistorin yksittäinen fyysinen mitta. Nykyisissä valmistusteknologioissa nanometriluvut kuvaavat teknologiasukupolvea, eivät suoraan portin pituutta tai muuta yhtä mitattavaa rakennetta. Tästä huolimatta IBM pitää nanostackia merkkinä siitä, että logiikkapiirien skaalaus voi jatkua myös alle yhden nanometrin sukupolvessa.
IBM arvioi, että nanostack-teknologian varhaisin käyttöönotto alle yhden nanometrin solmussa voisi tapahtua noin viiden vuoden kuluessa. Työtä tehdään IBM:n Albanyn puolijohdetutkimuskeskuksessa New Yorkissa yhdessä alan laite- ja materiaalikumppaneiden kanssa. Keskukseen on tulossa myös ASML:n High NA EUV -litografialaite, jota pidetään yhtenä seuraavien logiikkasolmujen keskeisistä mahdollistajista.
