Lattice Semiconductor tuo markkinoille Mach-N2-FPGA-perheen järjestelmien ohjaukseen ja suojaukseen. Piireihin yhdistyvät integroitu flash-muisti, laitteistopohjainen Root of Trust ja CNSA 2.0 -vaatimusten mukainen post-kvanttisalaus.
Mach-N2 perustuu Latticen Nexus 2 -FPGA-alustaan ja on tarkoitettu erityisesti palvelin-, tietoliikenne- ja teollisuusjärjestelmien jatkuvasti toimiviin ohjaus- ja turvatoimintoihin. Uusi perhe tarjoaa jopa kaksinkertaisen logiikkatiheyden sekä aiempaa enemmän SERDES-kaistaa.
Post-kvanttiturvaa varten Mach-N2 tukee ML-DSA-, LMS- ja XMSS-algoritmeja autentikointiin sekä ML-KEM-algoritmia avaintenvaihtoon. Salausalgoritmit voidaan päivittää kentällä, ja anti-rollback-suojaus estää palaamisen vanhempaan ohjelmistoversioon.
Piirit tukevat lisäksi PUF-tekniikkaan perustuvaa laiteidentiteettiä sekä DICE- ja SPDM-attestointia. Perinteisistä salausmenetelmistä tarjolla ovat muun muassa AES-256-GCM, 521-bittinen ECC ja 4096-bittinen RSA. Mukana on myös fyysisen peukaloinnin tunnistus käyttäjän määriteltävillä vastatoimilla.
Konfiguraatio tallennetaan piirille integroituun haihtumattomaan flash-muistiin. Näin FPGA:n konfiguraatiobittivirtaa ei tarvitse hakea ulkoisesta muistista, mikä vähentää mahdollisuuksia päästä siihen käsiksi. Muistiin voidaan tallentaa kolme konfiguraatiokuvaa: ensisijainen, toissijainen ja palautukseen tarkoitettu niin sanottu golden image.
Lattice korostaa myös nopeaa käynnistystä turvallisuusominaisuutena. 220 000 järjestelmälogiikkasolun Mach-N2 konfiguroituu yhtiön mukaan alle 30 millisekunnissa, joten ohjaus- ja turvatoiminnot saadaan käyttöön jo järjestelmän käynnistyksen alkuvaiheessa.
Nopeisiin liitäntöihin Mach-N2 tarjoaa PCI Express 4.0:n ja 10 gigabitin Ethernetin. SERDES-linkkien nopeus yltää 16 gigabittiin sekunnissa.
