Kynnysjännite on alhaisin jännite, jolla transistorista tulee johtava. Ohjainpiireissä käyttöjännitteissä lähestytään tätä rajaa, mutta samalla kehitys tuo monenlaisia haasteita. Ne ovat kuitenkin ratkaistavissa, kertoo englantilainen ARM.
|
Artikkelin kirjoittaja Qian Yu toimii englantilaisen ARM:n teknisen markkinoinnin päällikkönä. Hän on |
työskennellyt Broadcomilla elektroniikka-suunnittelijana vuosina 2002-2004 ja Alteralla vuosina 2004-2005. ARM:lle Qian tuli suunnittelijaksi kesäkuussa 2006. IoT-ratkaisujen kehityksestä vastaavana markkinointipäällikönä hän aloitti kesällä 2011. Hänellä on elektroniikkasuunnittelijan tutkinto Berkeleyn yliopistosta sekä markkinointitutkinto Santa Claran yliopistosta.Esineiden internetiä varten kehitettyjen tuotteiden ja sovellusten määrä kasvaa nopeasti. Sen seurauksena IoT-sovelluksiin sopivien järjestelmäpiirien kysyntä on kova. Tämä pätee erityisesti ns. loppupään laitteisiin kuten anturisolmuihin ja WiFi- ja BLE-pohjaisiin (Bluetooth Low Energy) radioihin ja verkkoihin. Näitä näkee laajassa valikoimassa sovelluksia äänen käsittelystä ympäristöä valvoviin anturisolmuihin ja erityisesti energiankeruun järjestelmiin. Monet näistä sovelluksista täytyy sähköistää pienen energiatiheyden nappiparistotyyppisillä akuilla, joiden pitää kestää kuukausia tai vuosia. Tuntien tai päivien toiminta-aika, johon olemme älypuhelimissa tai muissa kannettavissa laitteissa tottuneet, ei vain riitä.
Selvästi tämä tarkoittaa, että energiankulutukselle on selvästi ankarammat vaatimukset. Yksi tapa saavuttaa riittävän alhainen energiankulutus alhaisilla toimintojännitteillä on vähentää virrankulutusta aktiivitilassa ja vuotovirtoja niin, että päästään minimienergiankulutukseen (MEP, minimum energy point).
ARM:n tavoite – itse asiassa koko elektroniikka-alan tavoite – on mahdollistaa se, että puolijohdetoimittajat ja järjestelmäpiirien suunnittelijat pääsevät mahdollisimman alhaiseen tehonkulutukseen ja mahdollisimman pitkään toiminta-aikaan akkuteholla IoT-päätelaitteissa. ARM uskoo, että kehittämällä lähellä kynnysjännitettä (near threshold voltage) toimivia markkinoiden vähävirtaisimpia IP-ytimiä voidaan saavuttaa tämä tavoite.
Haasteet
ARM on jo toteuttanut useita edistyneitä tutkimus- ja tuotekehitysprojekteja, joissa tarkastellaan piirien toimintaa kynnysjännitteen lähellä (500-700 mV), kynnysjännitteen alla (350-500 mV) ja selvästi kynnysjännitteen alla (alle 350 mV). Tärkeä osa tutkimusta oli määrittää se minimijännite, joka vaaditaan toteuttamaan laskentatehtävä ilman, että virran huippuraja ylitetään. Todellisuudessa alhaisin mahdollinen jännite ei vastaa optimaalista tai minimaalista energiapistettä (ks. kuva 1), koska aktiivisen ja vuototehon yhdistelmä hyvin alhaisilla jännitteillä voi johtaa suurempaan energiankulutukseen. Kun jännite putoaa lähelle kynnysjännitettä tai sen alle, vuotovirta itse asiassa ennemmin kasvaa kuin pienenee. Toinen aspekti on, että kun jännite putoaa, tarvitaan enemmän aikaa tehtävän suorittamiseen, mikä myös johtaa vuotojen lisääntymiseen.
Minimienergiapistettä (MEP) ei välttämättä saavuteta pienimmällä mahdollisella jännitteellä, mikä johtuu dynaamisesta kytkentään kuluvan energian ja alhaisilla jännitteillä lisääntyvien vuotovirtojen yhdistelmästä.
Tämän päivän sopimusvalmistajien PDK-suunnittelupakettien (Process Design Kits) tilastolliset mallit on tyypillisesti optimoitu noin 1-0,9 volttiin ja ne ovat kestäviä ja tarkkoja. Simuloinnit ovat kuitenkin osoittaneet, että transistorien tyypillinen Gaussin käyrään perustuva jako hajoaa alhaisemmilla jännitteillä. Esimerkiksi TSMC:n prosessisäännöt eivät takaa toimintaa yli 20 prosenttia prosessin nimellistä jännitettä alhaisemmassa jännitteessä. On selvää, että kynnysjännitteen lähelle menevän suunnittelun mahdollistaminen edellyttää, että sopimusvalmistajien täytyy optimoida prosessinsa alhaisemmilla jännitteillä luomalla tarkempia malleja ja vähentämällä tilastollista vaihtelua alhaisemmilla jännitteillä.
Toinen kysymys on, josko tämänhetkisten EDA-suunnittelutyökalujen oletukset esimerkiksi ajoituksen suhteen käyttävät oikeita tilastollisia malleja analyysiin lähellä kynnynjännitettä. Työkalu saattaa olettaa, että käyttäjän kirjasto operoi vain +/- 20 prosentin päässä sopimusvalmistajan prosessisääntöjen määrittelemästä jännitealueesta (voltage domain).
Lisäksi standardisoluarkkitehtuuria täytyy muokata, koska jotkut peräkkäiset solut kuten pinotut solut eivät toimi lähellä kynnysjännitettä. Tämän standardisolujen optimoinnin yhteydessä tulee muita huomioon otettavia toteutuskysymyksiä (implementation), kuten piirin virtaregulointi. Tämä tarkoittanee todennäköisesti, että lähellä kynnysjännitettä toimivan logiikan suunnittelun tarvitaan uusia tekniikoita. Joka tapauksessa joudutaan tekemään kompromisseja (trade-offs) käytetyn piialan, tehonkulutuksen ja suorituskyvyn suhteen.
Sitten on vielä muistikysymys. Siinä missä logiikan toteutus on vielä aika suoraviivaista, muistit – erityisesti sulautettu SRAM – vaativat korkeampia jännitteitä kirjoitus- ja lukuoperaatioihin sekä tallennettujen arvojen säilyttämiseen. Korkeamman tason jännitteiden vaihtelua tarvitaan monimutkaisemmissa suunnitteluissa, joissa muistia ympäröi alhaisemmalla jännitteellä toimiva logiikka. Lisäksi voidaan ennustaa, että jatkossa pitää kehittää suurempia, räätälöityjä muistisoluja, joilla voidaan toteuttaa suurempia muisteja. Tämä tarkoittaa, että joudutaan tekemään kompromisseja ideaalisen minimienergiankulutuksen ja muistisolun vakauden välillä.
Tulevaisuuden kehitystarpeet
Kaikki nämä tekijät huomioonottaen - toteutus ja piirientestaus standardeilla EDA-työkaluilla ja IP-lohkoilla – ARM on tullut siihen johtopäätökseen, että lähellä kynnysjännitettä toimiva IP voidaan tuotteistaa haasteista huolimatta.
Yhtiö on jo kehittänyt monia logiikka-IP-kirjastoja, jotka tukevat useita toimintajännitealueita 55 nanometristä aina 14 nanometrin prosessisukupolveen asti. ARM kehittää nyt prototyyppikirjastoja, jotka perustuvat sopimusvalmistajien uusimpiin lähellä kynnysjännitettä toimivien 55 ja 40 nanometrin piirejä varten. Nämä ovat tällä hetkellä kehityksessä olevien IoT- ja loppupäätelaitteiden sweet spot -prosesseja. Johtavat EDA-talot ja sopimusvalmistajat valmistautuvat jo tukemaan lähellä kynnysjännitettä toimivaa teknologiaa.
ARM valmistelee nyt toiminnan osoittavaa lähellä kynnysjännitettä toimivaa testipiiriä, joka saataneen valmiiksi tuotantoa varten vuoden ensimmäisen puoliskon aikana. Vaikka kyse on lyhyen tai keskipitkän aikavälin ratkaisusta, on testipiiri myös tärkeä askel kehitettäessä oikeita lähellä kynnysjännitettä toimivia suunnitteluja, jotka perustuvat minimienergiankulutukseen (MEP).
Todellisuuden IoT:n loppupäätelaitteiden järjestelmäpiirejä ei tarvitse toteuttaa kokonaan lähellä kynnysjännitettä toimivalla tekniikalla. Jotkut logiikkalohkot, kuten IoT-alijärjestelmien monitorointiosat tai audion prosessointi, joissa huippusuorituskykyä ei vaadita, hyötyvät ilmiselvästi kynnynjännitteen lähellä toimimisesta. Muut lohkot, joissa vaaditaan suurempaa nopeutta tai suorituskykyä, voidaan toteuttaa standardilla logiikalla, joka toimii 1,0 tai 0,9 voltin jännitteellä.
Yhteenveto
Tämänhetkisten sopimusvalmistajien mallien ja uusimpien suunnittelutyökalujen ja -kirjastojen avulla pitäisi olla mahdollista luoda uusia, lähellä kynnysjännitettä toimivia suunnitteluja. Tottakai on edelleen isoja haasteita: robustien ja vakaiden alhaisen jännitteen prosessitekniikoiden tarjonta, EDA-työkalujen tuki, muistien integrointiongelmat alhaisen tehonkulutuksen SoC-piireissä sekä fyysisten IP-lohkojen puute kynnysjännitteen lähellä toimiviin suunnitteluihin. Jo lähitulevaisuudessa pitäisi kuitenkin olla mahdollista kehittää suunnitteluja, jotka toimivat lähellä kynnysjännitettä – ennemminkin minimienergiankulutukseen kuin alhaisimpaan mahdolliseen jännitteeseen perustuen – ja mahdollistavat seuraavan sukupolven IoT-päätelaitteiden ja -järjestelmien SoC-piirien kehityksen.
Kun suurteholaskennan (HPC) työkuormat monimutkaistuvat, generatiivinen tekoäly sulautuu yhä tiiviimmin moderneihin järjestelmiin ja lisää kehittyneiden muistiratkaisujen tarvetta. Vastatakseen näihin muuttuviin vaatimuksiin ala kehittää uuden sukupolven muistiarkkitehtuureja, jotka maksimoivat kaistanleveyden, minimoivat latenssin ja parantavat energiatehokkuutta.