Mikropiirien aito 3d-pinoaminen on sirujen suunnittelijoille hankala haaste. Nyt suunnittelun standardoituminen on askeleen lähempänä, kun EDA-talo Cadence ja piirien sopimusvalmistaja TSMC ovat esitelleet ensimmäisen 3d-piirien suunnittelun referenssivuon.
Vuo on validoitu piirillä, jossa logiikan päälle on pinottu muistia. Tarkempaa tietoa testipiiristä yritykset eivät kertoneet.
3d-rakenteita on kehitetty, koska niillä päästään parempaa suorituskykyyn, pienempään tehonkulutukseen ja pienempiin sirukokoihin perinteisiin erillisratkaisuihin verrattuna. Piirien 3d-pinoamisen hallitsevan prosessin lisäksi tärkeää on tuoda tarjolle työkalut, joilla 3d-rakenteesta saadaan mahdollisimman paljon irti.
Toinen osa yhtälöä on saada uudenlainen rakenne toimivana piille. Tähän Cadence on jo pidemmän aikaa kehittänyt työkaluja. Nyt tarjolla on käytännössä kaikki tarvittavat komponentit suunnittelusta valmiiden sirujen sähkö- ja lämpöanalyysiin.
Vuoden 2020 alkupuolelta puolijohdeteollisuus on seilannut vahvassa myötätuulessa ja nauttinut kahdeksasta peräkkäisestä kasvuneljänneksestä. Heinä-syyskuussa lento pysähtyi kuin seinään. Samalla Intel palasi maailman suurimmaksi puolijohdeyhtiöksi.
Nokia Säätiö on myöntänyt vuoden 2022 tunnustuspalkinnon Helsingin yliopiston luonnontieteellisen tiedekasvatuksen professori Maija Akselalle. Säätiö antaa tunnustuksen ansiokkaasta ja pitkäjänteisestä työstä matematiikan, luonnontieteiden, ympäristöopin ja teknologian opetuksen kehittämisessä sekä tiedekasvatuksen vahvistamisessa.
Tulevaisuudessa sähköautojen määrä kasvaa dramaattisesti ja niille pitää kehittää toimiva pikalatausjärjestelmä. Voisiko autoja pikaladata aurinkoenergialla?