Mikropiirien aito 3d-pinoaminen on sirujen suunnittelijoille hankala haaste. Nyt suunnittelun standardoituminen on askeleen lähempänä, kun EDA-talo Cadence ja piirien sopimusvalmistaja TSMC ovat esitelleet ensimmäisen 3d-piirien suunnittelun referenssivuon.
Vuo on validoitu piirillä, jossa logiikan päälle on pinottu muistia. Tarkempaa tietoa testipiiristä yritykset eivät kertoneet.
3d-rakenteita on kehitetty, koska niillä päästään parempaa suorituskykyyn, pienempään tehonkulutukseen ja pienempiin sirukokoihin perinteisiin erillisratkaisuihin verrattuna. Piirien 3d-pinoamisen hallitsevan prosessin lisäksi tärkeää on tuoda tarjolle työkalut, joilla 3d-rakenteesta saadaan mahdollisimman paljon irti.
Toinen osa yhtälöä on saada uudenlainen rakenne toimivana piille. Tähän Cadence on jo pidemmän aikaa kehittänyt työkaluja. Nyt tarjolla on käytännössä kaikki tarvittavat komponentit suunnittelusta valmiiden sirujen sähkö- ja lämpöanalyysiin.
Tuore Ooklan raportti maalaa yllätyksellisen kuvan Euroopan 5G-tilanteesta: perinteisesti mobiiliteknologian etulinjassa kulkenut Suomi ei enää yllä kärkisijoille 5G-peitossa. Sen sijaan Tanska, Ruotsi ja Sveitsi johtavat nyt kattavuustilastoja, kun taas Suomi jää alle EU:n keskiarvon.
Analogisen etupään (AFE) valinta on keskeinen osa tehosovelluksen suunnittelua. Valinta on usein tasapainottelua suorituskyvyn, kustannusten ja toteutuksen monimutkaisuuden välillä – integroidusta SoC-ratkaisusta aina erilliskomponentteihin asti.
