Belgialainen mikroelektroniikan tutkimuskeskus IMEC on yhdessä EDA-talo Cadence Design Systemsin kanssa tehnyt todellisen läpimurron piirien valmistustekniikassa. EUV-litografialla ja perinteisellä 193 nanometrin immersiolitografialla sekä Cadencen työkaluilla saatiin piille maailman ensimmäinen 3 nanometrin testipiiri.
Testipiirinä oli yleinen 64-bittinen prosessoripiiri, joka valmistettiin standardeilla solukirjastoilla. TRIM-prosessilla piirin reitityksen välit saatiin kutistettua 21 nanometriin.
Projektissa käytetyt työkalut olivat Cadencen Innovus, jolla suunnittelu saadaan piille vietävään muotoon, sekä Genus, joka on RTL-synteesin ja fyysisen synteesi työkalu, joka tukee uusimpia, tiheitä FinFET-vaatimuksia. Genus parantaa RTL-synteesin tuottavuutta jopa 10-kertaisesti tämän hetken kaupallisiin RTL-synteesityökaluihin verrattuna.
IMEC ja Cadence saavuttivat edellisen merkkipaalun vuonna 2015 viedessään piille ensimmäisen 5 nanometrin piirin. Tutkijoiden mukaan 3 nanometrin testipiirin toteutus osoittaa, että mobiilipiireissä voidaan odottaa lähivuosina merkittäviä mullistuksia.
Osaltaan testipiiri myös jatkaa kuuluisan Mooren lain elinikää.


ETN:n digitaalinen aikakauslehti ETNdigi 1/2026 on julkaistu. Uusi numero kokoaa yhteen elektroniikka-alan keskeisiä teknologiateemoja kvanttilaskennasta ja tekoälystä energiatehokkaaseen tehoelektroniikkaan, IoT-järjestelmiin ja ajoneuvojen latausinfrastruktuuriin.
Nokian toimitusjohtaja Justin Hotard arvioi yhtiön Yhdysvaltain arvopaperimarkkinavalvoja SEC:lle toimittamassa Form 20-F 2025 -vuosiraportissa, että mobiiliverkkomarkkina ei ole lähivuosina varsinainen kasvuala. Hänen mukaansa markkinan odotetaan pysyvän lähinnä vakaana samalla kun Nokia keskittyy parantamaan liiketoiminnan kannattavuutta.

















