Kilpajuoksu nopeampiin ja suorituskykyisempiin piireihin ei pääty FPGA-piireissä. Nyt nokitusvuorossa on Altera, joka tuo ensi vuonna näytteiksi ensimmäiset 14 nanometrin piirinsä. Valmistuskumppanina on tällä kertaa Intel tutumman TSMC:n sijaan.
Intelin 14 nanometrin prosessissa Altera aikoo valmistuttaa seuraavan lippulaivapiirinsä eli Stratix 10 -perheen. Altera samalla hyppää nimeämisissään suoraan Stratix vitosesta kymppiin.
Stratix 10 pakkaa parhaimmillaan sisuksiinsa neljä miljoonaa logiikkaelementtiä. Sirujen nopeus yltää parhaimmillaan yli gigahertsiin. Dsp-laskentateho yltää massiiviseen 10 teraflopsiin. Alteran mukaan uutuuden suorituskyky on kaksinkertainen tämän hetken tehokkaimpiin piireihin verrattuna.
Stratix 10 -piirien lähetinvastaanottimien läpi saadaan menemään dataa 56 gigabitin sekuntinopeudella. Tällainen suorituskyky sopii hyvin esimerkiksi tuleviin 400 gigabitin optisiin verkkoihin.
Alteran eilisessä julkistuksessa kerrottiin myös keskiluokan uusista Arria 10 -siruista, jotka valmistetaan TSMC:n 20 nanometrin prosessissa. Niihin istutetaan kaksiytimiset Cortex-A9-ytimet, joiden nopeus on 1,5 gigahertsiä.
Molemmista uutuuksista näytepiirit tulevat tarjolle jo ensi vuoden alkupuolella. Hinnat ovat vielä auki. Halvoista siruista tuskin puhutaan, sillä Intelin 14 nanometrin tri-gate-prosessi on nykyisiä valmistusmenetelmiä haastavampi.
Moni uusi sähköauton omistaja kokee toimintasädeahdistusta. Tätä ongelmaa autonvalmistajat voivat helpottaa siirtymällä piipohjaista IGBT-piireissä piikarbidiopohjaisiin siruihin. auton vetoinvertterissä.
